This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
□ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
□ FADED TEXT OR DRAWING
□ BLURRED OR ILLEGIBLE TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES
□ COLOR OR BLACK AND WHITE PHOTOGRAPHS
□ GRAY SCALE DOCUMENTS
□ LINES OR MARKS ON ORIGINAL BOCUMENT
□ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.

PAT-NO:

JP404308957A

DOCUMENT-IDENTIFIER: JP 04308957 A

TITLE:

COMPUTER SYSTEM

PUBN-DATE:

October 30, 1992

INVENTOR-INFORMATION: NAME FUKUSHIMA, TATSUYUKI SHIGEMURA, SHINJI

ASSIGNEE-INFORMATION:

NAME

COUNTRY

KYOCERA CORP

N/A

APPL-NO:

JP03100308

APPL-DATE: April 5, 1991

INT-CL (IPC): G06F013/42, G06F013/36

ABSTRACT:

PURPOSE: To transfer both bus lines by the same transferring procedure, to easily attain the high speed of a processing speed at a CPU side, to use a low speed equipment at a low speed bus side, and to use an element whose power consumption is reduced, and whose heat is reduced, at a low cost for the low speed equipment by inserting a bus speed converter into a synchronous bus line.

CONSTITUTION: This bus speed converter is inserted into a synchronous bus, and the synchronous bus is divided into a high speed bus at a CPU side and a low speed bus at an I/O equipment side. At the time of writing data from the high speed bus side in the low speed bus side, a selector 14 for a high speed bus address latch, and a selector 16 for a high speed bus write data latch, are switched to the high speed bus side, and an address and data are respectively latched by a latch circuit 13 for the high speed bus address, and a latch circuit 15 for the high speed bus write data, when a write signal is inputted. A command signal I/F device 21 frequency-divides a clock from the high speed bus side, and transmits the write signal to the low speed bus side synchronously with it, so that the data can be transmitted through an outputting buffer 17 for the low speed bus to the low speed bus side.

COPYRIGHT: (C)1992, JPO& Japio

(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平4-308957

(43)公開日 平成4年(1992)10月30日

(51) Int.Cl.5

識別記号

庁内整理番号

FΙ

技術表示簡所

G 0 6 F 13/42

340 A 8840-5B

13/36

3 2 0 Z 7052-5B

審査請求 未請求 請求項の数1(全 5 頁)

(21)出願番号

特願平3-100308

(22)出願日

平成3年(1991)4月5日

(71)出願人 000006633

京セラ株式会社

京都府京都市山科区東野北井ノ上町5番地

Ø22

(72)発明者 福島 達之

熊本県熊本市西原1-15-7 京セラ株式

会社熊本事業所内

(72)発明者 重村 慎二

熊本県熊本市西原1-15-7 京セラ株式

会社熊本事業所内


(74)代理人 弁理士 井ノ口 壽

(54) 【発明の名称】 コンピユータシステム

(57) 【要約】

【目的】 同期形パスラインにパス速度変換装置を挿入 することにより、両パスラインを同一の転送手順で転送 し、СРU側の処理速度の高速化を容易に図れるととも に低速バス側は低速機器を使用でき低消費電力、低発熱 の安価の素子を用いることができる。

【構成】 本バス速度変換装置は同期バスに挿入され、 同期バスはCPU側の高速バスとI/O機器側の低速バ スに分かれる。高速バス側からデータを低速バス側に書 き込む場合、ライト信号が入力されるとセレクタ14お よび16が高速バス側に切替えられ、ラッチ回路13お よび15にそれぞれアドレスとデータがラッチされる。 コマンド信号 I / F装置 2 1 は高速バス側からのクロッ クを分周しそれに同期させて低速パス側にライト信号を 送出することにより出力パッファ17を介してデータが 低速バス側に送出される。



【特許請求の範囲】

【請求項1】 それぞれ処理速度の異なる装置間を結合 する同期バスラインにバス速度変換装置を設置し、前記 バス速度変換装置は、高速側バスと低速側バスいずれか のアドレス信号線およびデータ信号線を選択するための 高速バス側アドレス用およびデータ用セレクタと、前記 セレクタで選択されたアドレス信号線からのアドレスお よびデータ信号線からのデータを一時格納するアドレス 用およびデータ用ラッチ回路と、前記高速バス側データ 用ラッチ回路に格納されたデータを低速側パスに出力す 10 る低速バス用出力バッファと、高速側バスと低速側バス いずれかのアドレス信号線およびデータ信号線を選択す るための低速バス側アドレス用およびデータ用セレクタ と、前記低速バス側データ用ラッチ回路に格納されたデ ータを高速側バスに出力する高速バス用出力バッファ と、前記高速バス側からの制御信号に基づいて前記セレ クタ、ラッチ回路および出力バッファを制御し、前記高 速バス側から供給されるクロックの分周出力にしたがっ て前記ラッチ回路にラッチされたデータを出力すること により高速バス側と低速バス側との間のデータ速度変換 20 を行う制御装置とから構成されたことを特徴とするコン ピュータシステム。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は同期バスラインに入出力 手順を変更することなくデータ転送速度を変換する装置 を備えたコンピュータシステムに関する。

[0002]

【従来の技術】コンピュータシステムを構成するCP は非同期形と同期形が従来より存在する。

[0003]

【発明が解決しようとする課題】非同期形パスはデータ の転送終了時毎に終了を知らせる信号を発生させてい た。そのため、転送元と転送先で同一のクロックを用い ない場合は毎回クロックの取り込みに1クロック分の差 が生じる可能性があり、転送速度が一定しない。また、 同一クロックを用いた場合には転送元および転送先を最 適な速度で動作させることは困難であった。一方、同期 形バスはデータの転送速度を上げるためには同期バス全 40 体の速度を上げなければならないので、長距離を要する システムには使用しにくいという欠点があった。また、 転送に用いる素子の消費電力および価格が上昇するとい う問題があった。転送の高速化に対応するためには同一 バスに接続されている全ての素子の処理速度が高速化に 対応しなければならない。本発明の目的は上記各欠点を 解決するもので、同期形バスラインにバス速度変換装置 を挿入することにより、両バスラインを同一の転送手順 で転送し、CPU側の処理速度の高速化を容易に図れる とともに低速バス側は低速機器を使用でき低消費電力、

低発熱の安価の素子を用いることができるコンピュータ システムを提供することにある。

[0004]

【課題を解決するための手段】前記目的を達成するため に本発明によるコンピュータシステムはそれぞれ処理速 度の異なる装置間を結合する同期バスラインにバス速度 変換装置を設置し、前記パス速度変換装置は、高速側バ スと低速側パスいずれかのアドレス信号線およびデータ 信号線を選択するための高速バス側アドレス用およびデ ータ用セレクタと、前記セレクタで選択されたアドレス 信号線からのアドレスおよびデータ信号線からのデータ を一時格納するアドレス用およびデータ用ラッチ回路 と、前記高速バス側データ用ラッチ回路に格納されたデ ータを低速側バスに出力する低速パス用出力バッファ と、高速側パスと低速側パスいずれかのアドレス信号線 およびデータ信号線を選択するための低速パス側アドレ ス用およびデータ用セレクタと、前記低速バス側データ 用ラッチ回路に格納されたデータを高速側バスに出力す る高速パス用出力バッファと、前記高速パス側からの制 御信号に基づいて前記セレクタ、ラッチ回路および出力 バッファを制御し、前記高速バス側から供給されるクロ ックの分周出力にしたがって前記ラッチ回路にラッチさ れたデータを出力することにより高速バス側と低速バス 側との間のデータ速度変換を行う制御装置とから構成さ れている。

[0005]

【実施例】以下、図面等を参照して本発明をさらに詳し く説明する。図1は本発明によるコンピュータシステム のバス速度変換装置の接続例を示す図である。高速同期 U,メモリ,I \angle O 機器等の間を結合するバスラインに 30 パス(以下「高速バス」という)7 にはC P U 1 および メモリ2が接続されている。一方、低速同期バス(以下 「低速バス」という)8には1/0機器4,5および低 速メモリ6が接続されている。バス速度変換装置3は高 速パス7と低速バス8の間に接続され、例えば、CPU 1から低速メモリ6にデータの書き込みを行う場合は、 所定の転送手順で行い、当該装置3でデータの速度調整 した後、同じ転送手順で低速メモリ6に格納される。低 速パス8側から高速パス7側にデータを転送する場合も 同様の手順で行われる。低速バスは高速バスのクロック を分周した速度に設定されている。

> 【0006】図2はバス速度変換装置の他の接続例を示 す図である。図1と同一の符号を付した部分は図1のそ の部分と同様な機能を有する。 高速バス 7 に C P U 1 と メモリ2が接続されている構成は上記例と同様である。 また、「一〇機器4は低速パス8に接続されている。高 速一中速バス速度変換装置10は上記高速バス7と中速 バス9との間に接続され、中速バス9には中程度の速度 の I / O機器 1 2 が接続されている。中速一低速バス速 度変換装置11は中速バス9と低速バス8との間に接続 50 されている。このようにバス速度変換装置を使用すれ

ば、3種類の速度の異なる機器間の速度を調整できると ともに各機器の処理に合わせた速度のバスに接続できる ので、各機器の特長を生かすことができる。中速バス9 および低速バス8は高速バス7のクロックを分周した速 度に設定されている。

【0007】図3は本発明によるコンピュータシステム のバス速度変換装置の実施例を示す回路ブロック図であ る。図中、左側は高速バス側、右側は低速バス側であ る。高速バスおよび低速バスのアドレス信号線は高速バ スアドレスラッチ用セレクタ14の2つの入力にそれぞ 10 れ接続されている。ラッチ用セレクタ14の出力は高速 バスアドレス用ラッチ回路13の入力に接続され、ラッ チ回路13の出力は低速バスのアドレス信号線に接続さ れている。また、高速バスのデータ信号線および高速バ スライトデータ用ラッチ回路15の出力は高速パスデー タラッチ用セレクタ16の2つの入力にそれぞれ接続さ れている。ラッチ用セレクタ16の出力は高速バスアド レス用ラッチ回路15の入力に接続され、ラッチ回路1 5の出力は低速バス用出力バッファ17の入力に接続さ スのデータ信号線に接続されている。

【0008】低速パスのデータ信号線および低速パスリ ードデータ用ラッチ回路18の出力は低速バスリードデ ータラッチ用セレクタ19の2つの入力にそれぞれ接続 されている。ラッチ用セレクタ19の出力は低速バスリ ードデータ用ラッチ回路18の入力に接続され、ラッチ 回路18の出力は高速バス用出力バッファ20の入力に 接続されている。高速バス用出力バッファ20の出力は 高速バスのデータ信号線に接続されている。コマンド信 号 I / F装置 (制御装置) 21は高速バス側よりリード 30 信号、ライト信号およびクロック信号が入力され、低速 バスに対しリード信号,ライト信号およびクロック信号 を出力するように構成されている。

【0009】まず、高速バスから低速バス側に書き込み が行われる場合を図4(a)を参照して説明する。高速バ スからは高速バス側のクロックに同期してライト信号が 出力される。このライト信号によってラッチ用セレクタ 16が高速バス側に切り替えられ、高速パスのデータが データ用ラッチ回路15にラッチされる。ラッチは高速 バスのクロックのタイミングでなされる。同時にコマン 40 ド信号 I / F装置 2 1 はセレクタ 切替信号を出力してラ ッチ用セレクタ14を高速バス側に切替え、アドレス信 号がアドレス用ラッチ回路13にラッチされる。コマン ド信号I/F装置21は次のクロックで高速側にレディ 信号を送出する。そして高速バス側からのクロックを分 周して作成した低速側のクロックに同期させてライト信 号を低速バス側に出力する。このライト信号は出力バッ ファ17に送られて、データ用ラッチ回路15にラッチ されたデータが読出されて低速パスに送られる。コマン ド信号 I / F装置 2 1 は低速バス側からのレディ信号を 50

受ける。

【0010】つぎに高速バス側から低速バスのリードが 行われる場合を図4(b)を参照して説明する。高速バス 側のリード信号が高速バス側のクロックに同期してコマ ンド信号 I / F装置 2 1 に入力する。コマンド信号 I / F装置21は切替信号を出力して高速パスアドレスラッ チ用セレクタ14を切替え、高速バスから送られてくる アドレスを高速バスアドレス用ラッチ回路13にラッチ する。また、高速バスのクロックを分周して作成した低 速クロックに同期させて低速バス側のリード信号を発生 し低速パスリードデータラッチ用セレクタ19を低速バ ス側に切り替えるとともに低速バス側からのレディ信号 を待つ。コマンド信号 I / F 装置 2 1 は低速バス側のレ ディ信号が返ってきた時点で、発生していたリード信号 の発生を停止する。そして低速バス側からデータが送ら れてくると、そのデータは低速バスリードデータ用ラッ チ回路18にラッチされる。ラッチされたデータは高速 バス側のリード信号によりアクティブにされた高速バス 用出力パッファ20により高速バスに出力される。同時 れている。低速バス用出力バッファ17の出力は低速バ 20 にコマンド信号I/F装置21は高速バス側にレディ信 号を出力する。

4

[0011]

【発明の効果】以上、説明したように本発明によるコン ピュータシステムはそれぞれ処理速度の異なる装置間を 結合する同期バスラインにバス速度変換装置を設置して あるので、以下のような種々の利点を有する。まず、バ ス速度変換装置を挿入して同期バスラインを低速バスと 高速パス部分に仕切ることによりCPU側のみを容易に 髙速化できる。また、低い周波数でしか動作しない機器 をシステム全体の速度を下げることなく接続できる。高 速バスはバス速度変換装置の片側のみとなるため配線の 設計が容易になるとともに高周波ノイズの放射が少なく なる。低速バス側の機器は低い周波数で動作し低消費電 力、低発熱を実現でき、かつ安価な素子を使用すること ができる。さらにバス速度変換装置を外してもコンピュ ータシステムは全体の速度を下げることで動作させるこ とができる。同期バスであるため、バス速度変換装置の 転送方向を転送信号有効前に決定する転送手順を用いる とデータ転送の無駄をなくすことができる。

【図面の簡単な説明】

【図1】本発明によるコンピュータシステムのバス速度 変換装置の接続例を示す図である。

【図2】バス速度変換装置の他の接続例を示す図であ る。

【図3】本発明によるコンピュータシステムのバス速度 変換装置の実施例を示す回路プロック図である。

【図4】パス速度変換装置の速度変換動作を説明するた めのタイミングチャートである。


【符号の説明】

1…中央処理装置(CPU)

5

- 2…メモリ
- 3…パス速度変換装置
- 4,5…I/O機器
- 6…低速メモリ
- 7…高速バス
- 8…低速パス
- 9…中速パス
- 10…高速一中速パス速度変換装置
- 11…中速一低速バス速度変換装置

【図1】



13…高速パスアドレス用ラッチ回路


14…高速パスアドレスラッチ用セレクタ

15…高速バスライトデータ用ラッチ回路

16…高速バスライトデータラッチ用セレクタ

- 17, 20…出力バッファ
- 18…低速バスリードデータ用ラッチ回路
- 19…低速パスリードデータラッチ用セレクタ
- 21…コマンド信号 I / F装置

【図2】



[図3]

